Muhammad Adnanda

Laporan Akhir Percobaan 3 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian Simulasi 4. Prinsip Kerja Rangkaian 5. Video 6. Analisa 7. Link Download   1. Jurnal  [kembali] 2. Alat dan Bahan  [kembali] 1. Module   D’Lorenzo 2. Jumper 3. Laptop 4. Software   Proteus   ver   minimal  8.17   3. Rangkaian Simulasi  [kembali] Percobaan 3 4. Prinsip Kerja Rangkaian [ kembali ] Rangkaian ini bekerja sebagai  shift register  4-bit menggunakan IC 74HC194. Fungsinya adalah menyimpan dan menggeser data biner sesuai mode yang dipilih. Data paralel dimasukkan melalui sakelar D0–D3, lalu diproses di dalam register. Mode operasi diatur oleh sakelar S0 dan S1, yang dapat mengaktifkan fungsi  shift right  (geser kanan),  shift left  (geser kiri), atau  parallel load  (muat data sekaligus). Sakelar MR berfungsi sebagai  master reset  untuk mengha...

Laporan Akhir Percobaan 1 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian Simulasi 4. Prinsip Kerja Rangkaian 5. Video 6. Analisa 7. Link Download   1. Jurnal  [kembali] 2. Alat dan Bahan  [kembali] 1. Module   D’Lorenzo 2. Jumper 3. Laptop 4. Software   Proteus   ver   minimal  8.17   3. Rangkaian Simulasi  [kembali] Rangkaian pada modul Rangkaian Percobaan Percobaan 1A Percobaan 1B 4. Prinsip Kerja Rangkaian [ kembali ] Rangkaian 1A Pada IC 7490, bagian pembagi-2 (flip-flop Q0) dikendalikan oleh input CKA, sedangkan bagian pembagi-5 (flip-flop Q1–Q3) dikendalikan oleh input CKB. Jika kedua bagian ini diberi sinyal clock eksternal yang terpisah, maka keduanya akan bekerja secara independen: Q0 akan menghasilkan hitungan dengan siklus 2, sementara Q1–Q3 menghasilkan hitungan dengan siklus 5. Karena tidak ada keterkaitan antarbagian, kombinasi output Q0–Q3 tidak membentuk uru...

Modul 3 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan ... A. Tugas Pendahuluan 1 B. Tugas Pendahuluan 2 C. Laporan Akhir 1 D. Laporan Akhir 2 MODUL 3 Counter dan Shift Register 1. Tujuan [Kembali] a.  Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous. b.  Merangkai dan menguji aplikasi dari sebuah Counter. c.  Merangkai dan menguji aplikasi dari sebuah Shift Register. 2. Alat dan Bahan [Kembali] 1. DL2203C   Module   D’Lorenzo 2. DL2203S   Module   D’Lorenzo 3. Jumper 4. Laptop 5. Software   Proteus   ver   minimal  8.17 3. Dasar Teori [Kembali] Counter   Counter  adalah  sebuah  rangkaian  sekuensial  yang  mengeluarkan  urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumbe...

Tugas Pendahuluan 2 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja 5. Download File   1. Kondisi  [kembali] Modul 3 Percobaan 2 Kondisi 7 Buatlah rangkaian seperti gambar percobaan 2.b, ganti probe menjadi seven segment. 2. Gambar Rangkaian Simulasi  [kembali] Gambar rangkaian    3. Video Simulasi  [kembali] 4. Prinsip Kerja [ kembali ] Rangkaian ini bekerja sebagai penghitung naik-turun (up/down counter) berbasis IC 74193. Switch B0 terhubung ke pin MR (Master Reset) untuk mereset output counter menjadi nol. Switch B3 digunakan sebagai Parallel Load, sehingga data dari input B4–B7 dapat langsung dimuat ke counter melalui pin D0–D3. Sementara itu, B1 bersama sinyal clock masuk ke gerbang OR dan mengendalikan pin UP, sehingga saat aktif counter akan menghitung naik setiap pulsa clock. Begitu juga B2 bersama clock masuk ke gerbang OR lain untuk mengendalikan pin DOWN...

Tugas Pendahuluan 1 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Gambar Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja 5. Download File   1. Kondisi  [kembali] Modul 3 Percobaan 1 Kondisi 7 Buatlah rangkaian seperti gambar percobaan 1, ganti probe dengan LED biasa. 2. Gambar Rangkaian Simulasi  [kembali] Gambar rangkaian 1A Gambar rangkaian 1B   3. Video Simulasi  [kembali] 4. Prinsip Kerja [ kembali ] Rangkaian 1A Pada IC 7490, bagian pembagi-2 (Q0) dikendalikan oleh CKA dan bagian pembagi-5 (Q1–Q3) dikendalikan oleh CKB. Jika keduanya diberi clock eksternal terpisah, maka kedua bagian ini bekerja independen: Q0 menghitung dengan siklus 2, sedangkan Q1–Q3 menghitung dengan siklus 5. Karena tidak ada keterkaitan di antara keduanya, maka keluaran Q0–Q3 tidak berurutan membentuk biner atau desimal, melainkan kombinasi dua counter berbeda. Untuk IC 7493, CKA dan CKB juga tidak bekerja bersamaan, membuat outpunya juga tidak ...